Mám tady několik kusů řídícího systému, v kterém je tento displej implementovaný. Displej 320x240, řadič SSD2119, procesor STM32F412, protokol Parallel 8080-series, 16bitů. Zavádějíci je, že to nědelají všechny displeje, když přehazuju "vadné" displeje mezi ŘS, vypadá to, že problém zůstáva s konkrétním kusem displeje. Jenže těch displejů je asi tak polovina
. Kontaktoval jsem výrobce displeje, on mi poslal Timing Diagram, sice z jineho řadiče ale po potvrzení řekli, že mám použít ten. Tam všechny časy sedí s rezervou. Zde jsou měřené signály mám je na cca 5cm drátkách vytažených z DPS, po lepším připojení sondy se signály "pročistí". 4 ruky bohužel nemám abych měl hezky připojené sondy pořád.
https://ctrlv.cz/HZge